CIRCUIT BOARD, MOUNTED CIRCUIT BOARD AND MOUNTING METHOD FOR ELECTRONIC COMPONENT

Publication number: JP2004014964 (A)

Publication date: 2004-01-15

SAKAI TADAHIKO: IWABUCHI HIROSHI

Applicant(s):

MATSUSHITA ELECTRIC INDICO LTD.

Inventor(s): Classification:

- international: H05K3/34; H05K3/34; (IPC1-7): H05K3/34


- European:

Application number: JP20020169534 20020611

Priority number(s): JP20020169534 20020611

Abstract of JP 2004014964 (A)

PROBLEM TO BE SOLVED: To provide a circuit board, mounted circuit board and mounting method for an electronic component capable of preventing the malfunction of solder bonding. : SOLUTION: On a circuit board 1 with components mounted on a surface thereof such as electronic components 12. 13. 14. 15, electrode portions 2, 3, 4, 5 formed for solder-bonding terminals 12a, 13a, 14a, 15a are constituted of assemblies forming a solder precoat S5 on a micro pattern with an electric conductive pad 5a partially exposed by opening a pattern hole in a resist layer 1b on the electric conductive pad 5a. The size of these micro patterns is set to the area (0.018-2.3 mm<SP>2</SP>) of a specified range capable of obtaining the stable height of solder in solder precoating formation. Thereby the malfunction of the solder bonding can be prevented by eliminating the dispersion of the solder in height caused by the difference of electrode size.; COPYRIGHT: (C)2004.JPO



Data supplied from the esp@cenet database — Worldwide

(19) 日本国特許庁(JP)

(2)公開特許公報(A)

(11) 特許出願公開番号 特開2004-14964

(P2004-14964A) (43) 公阴日 平成16年1月15日 (2004.1.15)

(51) Int.C1.7 HO5K 3/34 FI HO5K 3/34 5O2D テーマコード (参考) 5E319

審査請求 未請求 請求項の数 11 OL (全 12 頁)

(71) 出願人 000005821 (21) 出願番号 特願2002-169534 (P2002-169534) (22) 出願日 平成14年6月11日 (2002.6.11) 松下電器産業株式会社 大阪府門真市大字門真1006番地 (74)代理人 100097445 弁理士 岩橋 文雄 (74) 代理人 100103355 弁理士 坂口 智康 (74) 代理人 100109667 弁理士 内藤 浩樹 (72) 発明者 境 忠彦 大阪府門真市大字門真1006番地 松下 電器產業株式会計内 (72) 発明者 岩洲 浩 大阪府門真市大字門真1006番地 松下 雷羯摩攀株式会社内 最終頁に続く


(54) 【発明の名称】回路基板および実装済み回路基板ならびに電子部品実装方法

(57)【要約】

【課題】半田接合の不具合を防止することができる回路 基板および実装済み回路基板ならびに電子部品実装方法 支援性することを目的とする。

【解決手段】電子部品12、18、14、16 など複数 種類の表面実決部品が実践される回路基板 に臨子12 の、18 の、14 の、15 ので半田挟合するために形成 される電話部2、3、4、5を、等電パッド5の上のレ ジスト層1 bにパターン扎を開礼して等電パッド5の上のレ ジスト層1 bにパターン扎を開礼して等電パッド5のま 部分的に襲星させた拠ルパターン上に半田アリコート8 ちを形成した集合体で構成し、ごれちの微ルパターンの 大手さぎ半田アリコート形成において変定した半田高さ が得られる特定範囲の面積(0、018~2、8 mm²))に設定する。これにより、電話サイズの進いに起因す 3半田高さのぱいっちを排除して、半田挟合の不具合を 防止することができる。

【選択図】 図1



20

30

40

50

【特許請求の範囲】

【請求項1】

少なくとも第1の表面実装部品と第2の表面実装部品が半田接合により実装される国路基板であって、第1の表面実装部品の1つの場子が半田接合により接続される第1の電極部と、第2の表面実装部品の1つの場子が半田接合により接続される第2の電極部とを備え、前記第1の電極部と第2の電極部を、0.018~2.8mm²の面積を有する微小パターンの集合体で形成したことを特徴とする回路基板。

【請求項2】

前記微小パターンの形状が点状であることを特徴とする請求項1記載の回路基根。

【請求項3】

前記 微小 パターン に 半田 アリコート が 形成 されている ことを 特徴 とする 請求項 1 記載の回路 基板。

【請求項4】

少なくとも第1の表面実接部品と第2の表面実装部品を羊田接合により実装し、第1の表面実装部品の1つの端子が第1の電極部に羊田接合により接続され、第2の表面実装部的 1つの端子が第2の電極部に羊田接合により接続された実装済み回路基板であった。前記第1の電極部と第2の電極部を、0.018~2.8 mm²の面積を有する機小パターンの美合体で形成し、第1の電極部を構成する複数の機小パターン上の羊田で第1の表面実装部品の1つの端子を接合した。第2の電極部を構成する複数の機小パターン上の半田で第2の表面実装部品の1つの端子を接合したことを特徴とする実装済み回路基板。

【請求項5】

前記第1の電極部または第2の電極部を構成する複数の微小パターンの間に、前記第1の 表面実装部品または第2の表面実装部品の1つの類子を回路基板に接着する樹脂を構えて いるごとを特徴とする雛状項4記載の実装済み回路基板。

【請求項6】

前記数小パターンの形状が点状であることを特徴とする請求項4記載の実装済み回路基板

【請求項7】

【請求項8】

前記微小パターンの形状が点状であることを特徴とする請求項8記載の電子部品実装方法

【請求項9】

少なくとも第1の表面実装部品と第2の表面実装部品を半田球合により実装する電子部品 実装方法であって、第1の表面実装部品の1つの端子が半田球合により接続される第1の 電極部と、第2の表面実装部品の1つの端子や田球合により接続される第2の電極部と を備え、前記第1の電極部と第2の電極部を、0.018~2.8mm²の面積を有する 拠ルパターンの集合体で形成された回路基板を準備する工程と、前記機小パターン上に半 田プリコートを形成する工程と、前記半田プリコート上に第1の表面実装部品 する工程と、前記第1の電極部を構成する複数の半田プリコート上に第1の表面実装部品

30

40

50

(3)

の端子を搭載し、前記第2の電極部を構成する複数の半田プリコート上に第2の表面実装部品の端子を搭載する工程と、回路基板を加熱して半田プリコートを溶飲させることにより前記第1の電極部に第1の表面実装部品の端子を半田接合し第2の電極部に第2の表面実装部品の端子を半田接合するとともに半田溶散時の熱を利用して前記樹脂を硬化させる工程とを含むことを特徴とする電子部品実装方法。

【請求項10】

前記樹脂が、半田プリコートの表面の酸化膜を除去する酸化膜除去機能を構え、前記半田 接合時の熱によって前記酸化膜除去機能を発揮することを特徴とする請求項9記載の電子 神品来表方法。

【請求項11】

前記樹脂は、溶融半田による表面実装部品のセルフアライメントを妨害することなく硬化することを特徴とする請求項?記載の電子部品実装方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、電子部品が実装される回路基板および電子部品実装後の実装済み回路基板ならびに電子部品実装方法に関するものである。

[0002]

【従来の技術】

電子部品を半田挟合により基板に実装する際の半田の供給方法として半田プリコートが広く用いられている。この方法では、電子部品を基板に搭載するのに先立って基板に設けられた接続用の電極に予め半田メッキや半田レペラなどの方法で半田層が形成される。これにより、実装工程においては、別途電子部品や基板に半田を供給する必要がなく、接合部にフラックスを供給するのみで部品搭載を行うことができ、工程が簡略化されるという利点がある。

[0008]

【発明が解決しようとする課題】

一般に1枚の回路基板には、サイズや種類の異なる多数の電子部品が実装されるため、同のの回路基板にはされずれの電子部品の接続用塊子に応じた形状・大きさの保練用の電板が形成される。一般に半田プリコートの形成におけては、対象できるで電極のサイズが異なると電極表面に形成される半田プリコートの高さが異なる。そして7年田プリコートの高さが異なる。そして7年田プリコートの高さがは5ついたまま電子部品を搭載し、この基板がリフローに送られると、各種の不具合を生ける。例えば、半田プリコートの高さか低い電極では、基板の及り変形や電子部品のリードの変形などによって半田が電子部品の端子と接触しない場合が生じ、半田接合不良の原因となる。

[0004]

せこで本発明は、半田接合の不具合を防止することができる回路基板および実装済み回路 基板ならひに電子部品実装方法を提供することを目的とする。

[0005]

【課題を解決するための手段】

請求項1記載の回路基根は、少なくとも第1の表面実装部品と第2の表面実装部品が半田 接合により実装される回路基板であって、第1の表面実装部品の1つの端子が半田接合により接続される第1の電極部と、第2の表面実装部品の1つの端子が半田接合により接続 される第2の電極部とを構え、前記第1の電極部と第2の電極部で、0.018~2.3 mm²の面積を有する扱いパターンの集合体で形成した。

T 0 0 0 8 1

請求項2記載の回路基板は、請求項1記載の回路基板であって、前記椥小パターンの形状 が点状である。

[0007]

請求項3記載の回路基板は、請求項1記載の回路基板であって、前記微小パターンに半田

20

40

50

プリコートが形成されている。

[0008]

請求項4記載の実装済み回路基板は、少なくとも第1の表面実装部品と第2の表面実装部品を半田接合により実装し、第1の表面実践部品の1つの塊子が第1の電極部に半田接合により接続では、第50の表面実装部品の1つの塊子が第2の電極部に半田接合により接続された第2の電極部を、0.018~2、8 mm²の面積を有する機小パターンの集合体で形成し、第1の電極部を構成する複数の機小パターン上の半田で第1の表面実装部品の1つの蝿子を接合し、第2の電極部を構成する複数の機小パターン上の半田で第2の表面実装部品の1つの蝿子を接合した。

[0009]

請求項5記載の実装済み回路基板は、請求項4記載の実装済み回路基板であって、前記第1の電極部または第2の電極部を構成する複数の機がパターンの間に、前記第1の表面実 装部品または第2の表面実装部品の1つの端子を回路基板に接着する樹脂を備えている。 【0010】

請求項 6 記載の実装済み回路基板は、請求項4記載の実装済み回路基根であって、前記機 小パターンの形状が点状である。

[0011]

請求項7記載の電子部品実装方法は、少なくとも第1の表面実装部品と第2の表面実装が出たされていませます。電子部とままであって、第1分表面実践が出ている。 まさ半田接合により実践する電子部の最大であって、第1の表面実践が出るの1つの第一日接合により接続される第1の電極部と、前記第1の電極部との電子との機合はより接続される第1の電極部とで構立、前記第1の電極部とで単端がより、018~2、3mm²の面積を有する環がパグランの集合体で形成された回路基板を準備する工程と、前記のでは、10円のでは

[0012]

請求項8記載の電子部品実装方法は、請求項7記載の電子部品実装方法であって、前記拠 80 小パターンの形状が点状である。

[0018]

[0014]

護求項10記載の電子邸品実装方法は、諸求項?記載の電子邸品実装方法であって、前記 樹脂が、半田プリコートの表面の酸化膜を除去する酸化膜除去機能を備え、前記半田接合 時の熱によって前記酸化膜除去機能を発揮する。

[0015]

請求項11記載の電子部品実装方法は、請求項9記載の電子部品実装方法であって、前記

30

40

50

樹脂は、溶融半田による表面実装部品のセルフアライメントを妨害することなく硬化する

[0016]

本発明によれば、複数種類の表面実装部品が実装される回路基板の電極を、半田プリコート形成において変定し 左半田高さが得られる特定範囲の固積を有する微小パターンの集合体で形成し、これらの微小パターンの半田で表面実装部品の端子を半田挟合することにより、電極サイズの違いに起因する半田高さのはらつきを排除して、半田挟合の不具合を防止することができる。

[0017]

【発明の実施の形態】

次に本発明の実施の形態を図面を参照して戯明する。図1は本発明の一実施の形態の回路基故の斜視図、図2は本発明の一実施の形態の回路基故の電極部の斜視図、図3は本発明の一実施の形態の回路基故の電極部の大ターン配置説明図、図4は本発明の一実施の形態のにかける半田高さとパターン回籍との関係を示すグラフ、図5.図6は、本発明の一実施の形態の電子部品実実方法の工程説明図、図7は本発明の一実施の形態の実装済み回路基故の斜視の学のある。

[0018]

[0019]

[0020]

次に、電子部品が実装される電極部の構成について説明する。電極部2~5はいずれも回路数級の樹脂基材1 のの上面に配線次ラーンと導通して配置なたまでは、ドミのようによれたで、零化ペット上面が部分的に彗星された機小径のパターン26~565を形成した構成となっている。回路基板1への電子部品の実装に除しては、これちのパターンに半田を供給することにより、電子部品の購子と導電パッドとの半田接合が行われる。本実施の形態では、これちのパターン上に子が半田プリコート82~86を形成して半田を供給するようにしている。

[0021]

これらの導電パッド 2 a、~ 5 a。の大きさは、接続対象となる 準子の大きさに対応しており、さちに導電パッド 2 a、~ 5 a。の大きさに対応して、異なる大きさ・個数のパターンの組み合わせが選択される。 なお、 図 1、 図 2 においては最もサイズが大きい電極部 5 のみ拡大して図示しているが、他の電極部も同様の構成を有している。

[0022]

図2(a)は、半田プリコートが形成される前の電極部5を示している。樹脂基材1a.上には、配線パターン5cと等通した等電パッド5a.が、接続対象となる電子部品15の端チ15a.と略等しい平面が状で形成されている。電板部5はレジスト層1をで扱われており、零電パッド5a.上のレジスト層16に微小径のパターン孔を形成することにより、零電パッド5a.の上面が聾呈したパターン5bが形成される。そして図2(b)に示すよう

30

40

50

に、パターン56上には、半田プリコート85か形成される。

[0028]

[0024]

図3(も)、(c)は、比較的大きいチップ部品(電子部品1名)の端子や、80P型I C(電子部品14)のリードなどのように接続対象の端子が細長い矩形形状である場合 電極部の例を示している。電極部8、4の等電パッド3の、4の上には、それぞれ礼径は 3、 d4のパターン3も、46が長手方向に2個づつ設けられている。そしてパターン3 も、46上には、零電パッド3の、4の上面からの半田高さがH3、H4の半田プリコー ト83、84枚形成される。

[0025]

さらに回る(d)は、簡型コンデンサ部品(電子部品15)の端子のように、長手方向の みならず幅方向の寸法も大きり場合の電極部を示している。電極部5の等電パッド5の上 には孔径d5のパターン5 b がる個設けられており、パターン6 b 上には、等電パッド5 の上面からの半田品さがH5の半田アリコート85が形成される。

[0026]

すなわち回路基板1に形成される電極部は、機小パターンを接続対象の端子の形状・サイズに応じて組み合わせた集合体で構成したものとなっている。なお、上記例では機小パターンとして放小径の円形パターンを用いた例を示しているが、機小パターンとしては円形に関定されず、細長いスリット形状を除外した矩形や多角形など、点状と見なせる形状であればよい。

[0027]

次に、図4を参照して、上述のような各電極部に形成されるパターンに形成される半田プリコートの半田高さと、パターン面積との関係について説明する。図4は、図1に示す回路基板1と同様に等電パッド上に異なるパターン面積(円形)で開れされたパターン上に半田プリコートを実際に形成し、高さを計測した結果をパターン面積に対する半田高さの関係をグラフ化したものであり、機軸のパターン面積は対数目盛となっている。

[0028]

図4のグラフから判るように、パターン面積がごく小さい範囲では、羊田がパターン内に 進入しにくく等電パッドへの付着量が少ないごとから羊田高さは小さい。またパターン面 積が大きい場合には羊田は等電パッド表面上で良好に濡れ鉱かることから羊田高さとして は低くなる。これに対し、パターン面積が特定範囲にある場合、すなわち、より高い羊田 高さを得るために適切なパターン面積の範囲にある場合には、安定した羊田高さが得られ でいる。

[0029]

具体的には、パターン面積が、 $0.018~2.3mm^2$ の範囲R1にある場合には、半田高さは5~6mm($\times10^{-2}$)の範囲にあり、実用上差し支えない程度に半田高さを 安定させるでとができる。ちに、パターン面積が、 $0.07~0.64mm^2$ の範囲 R 2 にある場合には、半田高さは5mm($\times10^{-2}$) 7 一定しており、より安定した半田高さが得られることが到る。

[0800]

したがって、本実施の形態に示す回路基板1においては、少なくとも第1の表面実装部品と第2の表面実装部品を含む複数種類の表面実装部品の端子を接続するために設けられた

20

30

40

50

複数の電極部(第1の表面実装部品の1つの端子が半田接合により接続される第1の電極部と、第2の表面実装部品の1つの端子が半田接合により接続される第2の電極部とを含む)を、 0. 018~2.3mm²の面積を有する機小パターンの集合体で形成したもの となっている。

[0081]

次に、図 5、図 6 を参照して、回路基板 1 に複数の表面実装部品を半田接合により実装して実践済み回路基板を製造する ための電子部品実装方法について説明する。ここでは、回路基板 1 に形成された電極部のうち、電極部 4 のみを図示して説明しているが、他の電極部のにおいても同様のプロセスが実行される。

[0082]

ます、図1 に示す回路基板1 を準備する。準備された回路基板1 に設けられた複数の電極部には、図5 (a.) に示すように、零電パッド4 a.上のレジスト屋1 b にパターン4 b が開礼された電極部4 か含まれている。次に図5 (b.) に示すように、パターン4 b 上には半田プリコート8 4 が形成される。半田プリコート形成方法としては、半田メッキや半田レベラなどの方法が用いられる。

[0033]

この後、図5 (c) に示すように、半田プリコート84を覆うように、エポキシ樹脂などの熱硬化性の樹脂8を塗布する。ここで樹脂6は硬化タイミングが半田の溶飲タイミングよりも後になるものが用いられ、後述するようにリフロー基程において溶飲半田によるセルフアライメント機能を阻害しないものを使用する。

[0034]

また樹脂6には有機酸などの活性収分が添加されており、半田プリコート84の表面の酸化腹を除去する酸化膜除去機能を構入ている。これにより、半田接合に際してフラックスを別途供給することなく良好な半田接合性が確保できるようになっている。

[0085]

次いで回路基項1には複数の電子部品が搭載される。これらの電子部品には、電子部品1 4 か含まれており、図5(ん)に示すように、電極部4を構成する複数の半田アリコー 8 4上には電子部品14の端子14のが搭載される。これにより、図8(の)に示すよう に、端子14のは樹脂8を介して半田アリコート84上に着地し、樹脂8の粘着力によっ て保持される。この搭載動作とともに、他の電極部には、それぞれ接続対象の電子部品の 端子が搭載される。

[0036]

[0037]

このリフロー 過程において、半田アリコート84 が溶酸し たタイミングにおいては樹脂 6 はまだ熱硬化か進行しておらず、加熱によって粘度が低下して 浅動性が増した状態にある。このため、樹脂 6 が溶触半田84 *のセルフアライメント機能を阻害することがなく、端チ14 へは溶触半田84 *の表面張力によって 導電パッド 4 へに吸い寄せられるようにして位置合わせされる。またこのとき、樹脂 6 の減動性が増大することにより、端子14 のの届曲部 近 榜に存在する樹脂 は端子14 への下面に沿って造り上がり、レジスト層16 と編子14 への下面との間で樹脂フィレット部6 へを形成する。

[0088]

せしてこの後さらに加熱を継続して、樹脂のが昇温することにより、樹脂のの熱硬化反応 が進行する。せて樹脂のが全金硬化することにより、図の((こ)に示すように端子 14 のの下面には硬化した樹脂の*の接着樹脂層が形成される。この接着樹脂層は次チーン4 6の間にも存在しており、これにより、端子14のは半田プリコートの溶酸半田84 * が冷却固化することによる半田接合部と、端子14の下面側の硬化した樹脂6 * による接着樹脂層とで強固に回路基板1に固着される。したがって、微小なパターンを介して端子を半田接合する場合にあっても、充分な接着数度を有した実装構造が実現される。

[0039]

でれにより、図7に示す実装済み回路蓋板1人が完成する。この実装済み回路蓋板1人は、上述の実装工程で説明したように、少なくとも第1の表面実装部品と第2の表面実装部品を含む複数の電子部品12、13、14、15を半田接合により実装し、これらの電等部品のうちの第1の表面実装部品の1つの塩子が第1の電極部に半田接合により接続され、第2の表面実装部品の1つの塩子が第2の電極部に半田接合により接続されたものとなっている。

2 61190

【0040】
やしてごれらの第1の電極部と第2の電極部は、0.018~2.3mm²の回積を有する機パパターンの集合体で形成され、第1の電極部を構成する複数の機パパターン上の半田で第1の表面実装部品の1つの端子を接合し、第2の電極部を構成する複数の機パパターン上の半田で第2の表面実装部品の1つの端子を接合した形態となっている。

[0041]

上記説明したように、本発明は図路基板の電極部を半田プリコート形成において実定した半田高さが得られる特定範囲の面積を有する複小パターンの集合体で形成するようにしたものである。これにより、採鉄用の端子の形状・サイズが異なる複数種類の表面実装部品が実装される図路基板のランド設計を容易に行うことができるとともに、製造工程においては、図路基板全体を対象とした1回の半田プリコート形成工程によって、応要半田量を各電極部に一括して供給することができる。

[0042]

また電極部に形成される半田アリコートは微小パターン上に形成されたものであることか ら全表回稿が小さくなっており、大気電星による表面酸化の影響を受けやすい鉛可以リーギ 世を採用する場合において、より望ましい半田仲絶形態となっている。さらに、電極上面 にクリーム半田を印刷することによる半田供給においては、電極が小さくなるにつれてク リーム半田のダレが生じやすく、微小サイズ部品への対応が困難であるが、本発明では微 小パターンを介して半田アリコートを形成する方法であることから、微細電極であっても 安定して半田の供給を行うことができるという利点がある。

[0048]

なお上記実施の形態では、半田プリコート上に樹脂6を塗布する例を示しているが、樹脂6を用いずに強鉛着性のフラックスを塗布するようにしてもよい。これにより、良好なギ田挟合性を確保することができるとともに、搭載後リフロー工程に至るまで電子部品をフラックスの粘着性によって保持することができる。

[0044]

【発明の効果】

本発明によれば、複数種類の表面実装部品が実装される回路基板の電極部を、半田プリコート形成において実定した半田高さが得られる特定範囲の面積を有する機がパターンの集合体で形成し、これらの機がパターンの半田で表面実装部品の端子を半田接合するようにしたので、電極サイズの違いに起因する半田高さのはらつきを排除して、半田接合の不具合を防止することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態の回路基板の斜視図

【図2】本発明の一実施の形態の回路基板の電極部の斜視図

【図3】本発明の一実施の形態の回路基板の電極部のパターン配置説明図

【図4】本発明の一実施の形態における半田高さとパターン面積との関係を示すグラフ

【図5】本発明の一実施の形態の電子部品実装方法の工程説明図

【図6】本発明の一実施の形態の電子部品実装方法の工程説明図

10

20

【図7】本発明の一実施の形態の実装済み回路基板の斜視図 【符号の説明】

1 回路基板

1 A 実装済み回路基板

2, 3, 4, 5 電極部

2 a 、 3 a 、 4 a 、 5 a 導電パッ


6 樹脂

12, 13, 14, 15 電子部品


12 a、13 a、14 a、15 a 端子

82.83.84.85 半田フリコート

10









ちゅ 事業パカ







[24]





[図5]




[26]









フロントページの続き

F ターム(参考) 5E819 AA03 AA07 AC01 AC11 CC88 GG20